憶阻器實現晶圓級集成，類腦AI芯片邁關鍵一步

本文由半導體產業縱橫（ID：ICVIEWS）編譯自techxplore

下一代AI硬件迎新突破。

由大京都科學技術大學電氣工程與計算機科學系崔相鉉教授領銜的研究團隊，借助晶圓級大規模集成技術成功研發出憶阻器。這一新型半導體器件正逐步獲得全球科技領域的廣泛認可，被業內公認為有潛力顛覆行業格局的下一代半導體核心器件。該研究成果已正式發表于國際權威學術期刊《自然通訊》，其提出的全新技術平臺，為研發可復制人腦功能的高度集成人工智能半導體提供了關鍵支撐，有望突破傳統半導體長期面臨的性能瓶頸。

可擴展手動交叉開關電路的設計與工藝。來源：Nature Communications (2025)

在人工智能技術飛速發展的當下，模擬人腦結構與功能成為下一代人工智能芯片研發的核心方向。人腦作為自然界最精密的“計算系統”，包含約 1000 億個神經元，這些神經元通過約 100 萬億個突觸相互連接，形成了復雜且高效的信息處理網絡。正是依托這樣的結構，人腦得以在極小的物理空間內同步完成海量信息的存儲與處理，并且具備極低的能量消耗。例如，人類大腦完成一次復雜的思維活動，消耗的能量僅相當于幾節干電池，而當前最先進的超級計算機完成同等復雜度的運算，耗電量往往以兆瓦級計算。

與之形成鮮明對比的是，當前主流的人工智能半導體在效率上與人類大腦存在巨大差距。傳統人工智能芯片采用分離式的存儲與計算架構，數據需在存儲器和運算單元之間頻繁傳輸，這一過程不僅會產生大量的時間延遲，還會造成巨大的能量損耗。同時，為滿足日益增長的算力需求，傳統半導體不得不通過不斷縮小晶體管尺寸、增加芯片集成度來提升性能，但當晶體管尺寸接近物理極限時，量子隧穿等現象會顯著影響器件穩定性，這使得傳統半導體的發展逐漸逼近摩爾定律的天花板，尋找替代技術成為行業迫在眉睫的任務。

憶阻器的出現為解決這一困境提供了全新路徑。作為一種具有獨特電學特性的半導體器件，憶阻器最核心的優勢在于其能夠記憶通過自身的電流大小，這種特性使其可以打破傳統半導體存儲與計算分離的架構，在同一個器件上同步完成存儲和計算兩項核心任務。更值得關注的是，憶阻器的結構極為簡潔，無需復雜的輔助電路，這為提升芯片集成密度創造了有利條件。

研究數據顯示，采用交叉陣列形式設計的憶阻器電路，在相同的芯片面積內，存儲信息量可達傳統SRAM（靜態隨機存取存儲器）的數十倍之多。這種超高集成密度的特性，使其成為模擬人腦突觸連接結構的理想選擇，為構建大規模類腦神經網絡芯片奠定了硬件基礎。

盡管憶阻器具備諸多突出優勢，但在崔相鉉教授團隊的研究取得突破之前，其集成技術長期停留在小規模實驗演示階段，難以實現產業化應用。阻礙憶阻器走向大規模晶圓生產的因素眾多，首先是制造工藝極為復雜，憶阻器對材料純度、電極精度和薄膜厚度等參數有著嚴苛要求，任何一個環節的微小偏差都可能導致器件失效；其次，工藝的復雜性直接造成了極低的生產良率，小規模實驗中的良率往往不足50%，遠遠無法滿足工業生產的要求；此外，電壓損耗和電流泄漏問題也長期困擾著研發人員，在多器件集成的電路中，這些問題會導致信號失真、能耗增加，嚴重影響整體性能的穩定性。

為攻克這些技術難關，崔相鉉教授團隊選擇與加州大學圣巴巴拉分校德米特里?斯特魯科夫博士的研究團隊開展跨機構聯合研究。雙方整合各自在材料科學、器件設計、電路架構和算法優化等領域的技術積累，創新性地提出了一種材料、元件、電路和算法協同設計的全新方法。與傳統研發模式不同，該方法不再孤立優化單一環節，而是從整體系統出發，讓各個部分相互適配、協同增效。

例如，在材料選擇上，團隊選用了兼具穩定性與電學響應速度的新型復合材料；在元件設計上，優化了憶阻器的電極結構以減少電流泄漏；在電路布局上，通過合理規劃交叉陣列的連接方式降低電壓損耗；同時搭配定制化算法，進一步提升器件的整體運行效率。憑借這一創新方案，團隊成功在4 英寸晶圓上實現了憶阻器交叉陣列電路的規模化制備，且生產良率達到約 95%，這一成果大幅降低了憶阻器產業化的門檻，為其批量生產提供了可行路徑。

更具突破性的是，該研究團隊還成功演示了憶阻器的三維垂直堆疊結構。傳統平面化的芯片設計已接近集成極限，而三維垂直堆疊技術能夠充分利用芯片的縱向空間，進一步提升集成密度。這一技術突破意味著，未來憶阻器電路不僅可以實現更大規模的集成，還能靈活適配不同場景下的人工智能計算需求，無論是移動端的輕量化智能應用，還是數據中心的大規模并行計算，都有望通過基于憶阻器的電路得到高效支撐。

為驗證該技術的實際應用價值，研究團隊將其應用于脈沖神經網絡。脈沖神經網絡作為一種模擬人腦神經元信號傳輸模式的新型網絡架構，對硬件的實時性和能效比要求極高。實驗結果顯示，基于該憶阻器技術的脈沖神經網絡在實際人工智能計算任務中，不僅展現出顯著的效率優勢，運算速度較傳統芯片提升明顯，能耗則大幅降低，同時保持了穩定的執行性能，在圖像識別、語音處理等典型任務中均達到了預期的識別精度。

崔相鉉教授在評價這項研究時表示：“這項研究提出了一種改進憶阻器集成技術的方法，該技術過去一直受到限制。我們期望它能在未來引領下一代半導體平臺的發展。” 業內專家普遍認為，該研究不僅解決了憶阻器大規模集成的核心技術難題，更搭建起連接材料、器件與人工智能應用的技術橋梁。隨著這項技術的不斷完善與推廣，有望推動人工智能硬件領域的新一輪變革，為智能家居、自動駕駛、醫療影像等眾多依賴高效算力的行業注入新的發展動力，加速類腦智能從實驗室走向實際應用的進程。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。